DMAP, une entreprise active sur les applications semi-conducteurs à haut niveau de sureté de fonctionnement, fournisseur IP compatibles DO-254, a mis sur le marché des blocs PCI Express et Ethernet (Gigabit, 10G) qui ont été entièrement vérifiées à l'aide du langage SystemVerilog et d'assertions (ABV, Assertion Based Verification) dans un environnement OVM.

Le respect des exigences de la DO-254 durant le développement et la vérification en utilisant des méthodes avancées de vérification supportées par le leader du marché Mentor Graphics, au travers de la plateforme de vérification Questa, assure un test approfondi de ces objets complexes.

Le standard DO-254 requière explicitement une vérification fonctionnelle qui permette de s'assurer que toutes les exigences fonctionnelles sont bien couvertes par l'objet conçu : « Fournir la preuve de la satisfaction des exigences par l'implémentation matérielle. » [DO-254/ED-80 6.2.1-1].Quel que soit le type d'objet (équipement, carte, composant ou IP), et le niveau de DAL, la couverture fonctionnelle est une donnée fondamentale de tout développement ‘sûr'.

En complément d'une approche pilotée par les exigences et la couverture fonctionnelle, la couverture du code HDL est également utilisée dans les développements DO-254. Bien que non explicitement mentionnée dans le standard, la couverture de code est souvent utilisée en support d'analyse par les éléments, une méthode avancée de vérification décrite dans l'annexe B de la DO-254 pour assurer que tous les éléments de conception ont bien été exercés durant la simulation. Les documents d'applications les plus récents recommandent l'utilisation de la couverture de code pour les projets en DAL A et B. Le dernier mémo de certification de l'EASA préconise ”…la mesure de la couverture de code d'un code HDL est un moyen acceptable d'évaluer la façon dont le code HDL a été exercé durant la vérification fonctionnelle par simulation de l'objet matériel. ” [Traduction de EASA CM-SWCEH-001 8.4.2.1].

Grace à la plateforme de vérification fonctionnelle de Mentor Graphics, Questa, l'équipe de vérification de DMAP a atteint 100% de couverture à la fois sur les exigences (couverture fonctionnelle) et sur le code (couverture de code) et ceci de façon automatique. De façon très simple les objectifs en termes de couverture sont extraits des données de vérification disponibles (procédures HVCP ou code SV) et le simulateur Questa répond à la question : est-ce fait ?

“L'équipe de DMAP est pionnière en ce qui concerne les méthodes avancées de vérification dans un contexte DO-254 appliqué au développement d'IP” dit Michelle Lange, DO-254 Program Manager chez Mentor Graphics. “Il est bon de voir ces méthodes – qui sont utilisées intensivement dans tous les autres secteurs industriels à cause de leur plus grande efficacité et de la qualité élevée du résultat – être employées dans une industrie pour laquelle l'efficacité de la vérification est essentielle. DMAP au travers de son utilisation de Questa et des méthodes avancées, démontre son avance et sa compréhension de la valeur de ces méthodes en support des conception à haut niveau de sûreté de fonctionnement.”
“Grace à l'apport des techniques de vérification avancées comme SystemVerilog, les méthodes formelles, ABV et les BFM (Bus Functional Model), nous sommes maintenant capables d'atteindre les objectifs de la DO-254 sur des IP très complexes ou sur des FPGA en un temps réduit et à un coût compétitif » dit James Bezamat, directeur de DMAP et expert DO-254. ”

D'ores et déjà disponibles en version compatible DO-254 DAL A, les IP Endpoint Gen 1 PCI Express et triple Play Ethernet peuvent être personnalisées à la demande pour correspondre à vos besoins. Le catalogue DMAP contient également un module ARINC429 et une interface bus CAN.
Contactez DMAP (contact@dmap.fr) pour recevoir les descriptions détaillées.